Zwar unterliegen Computerarchitekturen derzeit einem raschen Wandel, aber dennoch hat sich das Konzept eines «Reduced Instruction Set Computer» (RISC) als richtungsweisend und grundlegend erwiesen. In einem RISC-Prozessor enthält der Befehlssatz nur wenige, hochoptimierte Befehle, die innerhalb weniger Taktzyklen ausgeführt werden. Daraus resultiert eine vergleichsweise einfache Prozessorarchitektur. In diesem Seminar analysieren wir aktuelle Ansätze in der Hardwareentwicklung und deren Programmierung. Teilnehmende Studierende beschäftigen sich mit unterschiedlichen Phänomenen bei der Programmierung von RISC-Architekturen. Individuelle Interessen in der Themenwahl werden (soweit möglich) berücksichtigt. Kenntnisse der Vorlesung «Rechnerstrukturen» werden empfohlen.
Details: https://www.ac.uni-jena.de/teaching/seminar/BSc-Seminar-S22-RISC
am 11.2.22 um 10 Uhr, Vorbesprechung via: https://bbb.mirz.uni-jena.de/b/han-jxt-scz-w3m
11.4.22 um 10 Uhr, Kickoff in Raum 3220
|
